最近在为找工作提前做准备了，在系统的看一些基础知识，本节主要复习了常考的数电数集的基础知识。
逻辑函数化简
1.公式法
- 并项法：AB + AB‘ = A
- 吸收法： A + AB = A
- 消项法：AB + A’C + BC = AB + A‘C
- 消因子法：A + A’B = A + B
2.卡诺图法
二变量卡诺图：
三变量卡诺图：
四变量卡诺图：
逻辑函数表达式—->卡诺图
直接对逻辑表达式的每一项进行以二进制形式的补项
直接画卡诺图，画出每项的范围，找重叠项
如何化简为最简与或式
将相邻为1的小方格圈在一起（小方格的个数必须是$2^m$）
圈里面的1个数越多越好
小方格可以重复使用
卡诺图上变量的取值顺序采用的是格雷码（循环码的一种）
MOSFET结构
1.P型与N型
P-type与N-type半导体
- P型半导体：在纯净晶体的半导体（本征半导体，如硅晶体或锗晶体）中，掺入少量的三价元素杂质（如硼、铝、镓、铟），由于半导体原子（如硅原子）被杂质原子取代，三价元素的杂质（以硼为例）会和纯半导体作用，硼原子的三个外层电子与周围的半导体原子形成共价键的时候，会产生一个“空穴”（电洞），这个空穴可能吸引束缚电子来“填充”，使得硼原子成为带负电的离子。这样，这类半导体由于含有较高浓度的“空穴”（“相当于”正电荷），成为能够导电的物质。
- N型半导体：就是在纯净晶体的半导体（本征半导体，如硅晶体或锗晶体）中，掺入少量的五价元素杂质（如磷、锑、砷），由于半导体原子（如硅原子）被杂质原子取代，五价元素的杂质（以磷为例）会和纯半导体作用，磷原子的五个外层电子中的四个与周围的半导体原子形成共价键，多出的一个电子几乎不受束缚，较易成为自由电子。于是，n型半导体就成为了含自由电子浓度较高的半导体，其导电性主要是因为自由电子导电。
NMOSFET与PMOSFET
2.CMOS管搭建门电路
PDN由NMOS器件构成，而PUN由PMOS器件构成，这一选择的主要理由是NMOS管产生“强0”，PMOS管产生“强1”
互补CMOS门在本质上是反相的，只能实现如NAND、NOR及XNOR这样的功能，用单独一级来实现非反相的布尔函数（如AND、OR或XOR）是不可能的，因此要求增加额外一级反相器
实现一个具有N个输入的逻辑门所需要的晶体管数目为2N
CMOS复合门
CMOS反相器
反相器的结构：
噪声容限：前一极输出为最坏的情况下，为保证后一极正常工作，所允许的最大噪声幅度
转换时间（过渡时间）
传播延时：输入信号变化到50%Vdd到输出信号变化到50%Vdd之间的时间
竞争与冒险
竞争：各信号到达目标位置的时延不同， 到达终点的时间有先有后造成竞争。 两个输入信号同时向相反方向的逻辑电平跳变的现象。 有竞争不一定有冒险
冒险：由于竞争现象所引起的电路输出发生瞬间错误的现象，就称之为冒险
解决办法：
加滤波电容，消除毛刺影响。
增加冗余项，消除逻辑冒险：在原先的逻辑表达式中，加上一个冗余项，反映到卡诺图就是将两个独立的消除项连接起来
改变设计，减少毛刺发生
- 使用格雷码
- 使用同步电路
锁存器和触发器
1.锁存器
锁存器对电平信号敏感，在输入脉冲的电平作用下改变状态
S-R锁存器
门控锁存器
2.触发器
D触发器
S-R触发器
J-K触发器
T触发器
- 其中圈+表示异或
触发器之间的转换
同步复位与异步复位
同步复位：
异步复位：
异步复位同步释放：
1
2
3
4
5
6
7
8
9
10
11always @ (posedge clk, negedge rst_async_n)
if (!rst_async_n) begin
rst_s1 <= 1'b0;
rst_s2 <= 1'b0;
end
else begin
rst_s1 <= 1'b1;
rst_s2 <= rst_s1;
end
assign rst_sync_n = rst_s2;
